RISC-V Vector Extension (RVV) 기반 임베디드 AI 연산 가속의 필요성최근 Edge AI 분야에서는 ARM의 ISA(Instruction Set Architecture) 구조에서 벗어나 오픈소스 ISA인 RISC-V로의 전환이 빠르게 진행되고 있습니다. 임베디드 시스템에서 딥러닝 연산을 수행할 때 기존의 SISD(Single Instruction Single Data) 방식은 심각한 CPU 병목을 유발합니다.RISC-V Vector Extension(RVV v1.0)은 기존의 ARM NEON이나 x86 AVX 방식과 달리 벡터 길이 가변성(Vector Length Agnostic, VLA)을 보장합니다. 동일한 바이너리 코드로 하드웨어의 벡터 레지스터 크기(VLEN) 차이에 유연하게..
