반응형

DATAINTEGRITY 2

[EEPROM/Flash] 전원 차단 시 데이터 유실 방지를 위한 웨어 레벨링 및 백업 설계

내용 요약문제: 시스템 전원 차단(Power-off) 또는 정전 발생 시 비휘발성 메모리(EEPROM/Flash)에 저장 중이던 설정 데이터가 깨지거나 배드 섹터 발생.원인: 물리적인 Flash Memory는 지우기/쓰기 횟수 한계(Endurance Cycles)가 존재, 전원 차단 시 원자적 쓰기(Atomic Write)가 보장되지 않아 데이터 비트가 비정상 매팅됨.해결: 듀얼 뱅크 구조의 백업 버퍼링 및 데이터 검증 알고리즘(CRC-16)을 적용 및 소프트웨어 Wear-Leveling 적용 섹터 가용 수명 균등 배분.비휘발성 메모리 데이터 무결성(Data Integrity) 유실 및 수명 고갈 증상임베디드 시스템 설계 시 장치의 설정값, 로그, 캘리브레이션 데이터를 저장하기 위해 EEPROM이나 MC..

[임베디드 C] UART/SPI 노이즈 데이터 왜곡을 방지하는 C언어 CRC-16-CCITT 알고리즘 검증

핵심 요약현상: UART 또는 SPI 데이터 수신 시 간헐적으로 패킷이 왜곡되거나 데이터 불일치 현상 발생.원인: 외부 전자기 간섭 및 기생 커패시턴스로 인한 비트 반전 오류.해결: 송 / 수신단에 CRC-16-CCIT 알고리즘을 적용하여 수신 패킷 무결성 검증.UART/SPI 시리얼 통신 환경의 전송 데이터 왜곡(Data Corruption) 발생 증상임베디드 하드웨어 개발 및 상용화 단계에서 전자기 환경에 장비가 노출되면 시리얼 인터페이스 라인에 심각한 물리 무선 서지 및 유도성 노이즈가 유입됩니다. 이때 UART 데이터 스트림 내 특정 바이트가 누락되거나 변형되면서 시스템은 하드웨어 먹통, 유효하지 않은 메모리 접근 또는 오동작이 발생할 수 있습니다.해외 포럼이나 Stack Overflow 등에서 ..

반응형